PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-321062

(43) Date of publication of application: 08.12.1995

(51) Int. CI.

H01L 21/265 H01J 37/20

(21) Application number: 06-114810

(71) Applicant: HITACHI LTD

HITACHI TOKYO ELECTRON CO LTD

(22) Date of filing:

27. 05. 1994

(72) Inventor:


KAMATA TADASHI KUSAKABE JUNJI TAKADA HITOSHI KONDO KAZUTOSHI

(54) SEMICONDUCTOR MANUFACTURING DEVICE

(57) Abstract:

PURPOSE: To make easy to separate a semiconductor substrate and to reduce the amount of a foreign substance or a contaminant, which adheres on the rear of a wafer and a substrate mount stage, by a method wherein an elastic member layer is provided on the substrate placement stage and at the same time, an organic material layer is provided on the elastic member layer.

CONSTITUTION: An elastomer layer (an elastic member layer) 7a is provided on a wafer stage 7. The layer 7a is formed of a material having a good heat conductivity, such as an Si rubber. An organic material sheet (an organic material layer) 7b is provided on the layer 7a. A semiconductor wafer 6 is placed on the sheet 7b. The sheet 7b makes an organic material, such as a polyurethane resin or a fluorinated resin, contain a conductive material, such as a carbon material. By providing the thin organic material sheet 7b on the layer 7a



on the stage 7, the contact surface of the stage 7 with the wafer 6 becomes hard so that it is provided with a certain degree of hardness. As a result, it becomes possible to make easy to separate the wafer 6.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application

other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公阴番号

特開平7-321602

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.8

觀別記号

庁内整理番号

FΙ

技術表示箇所

HO3H 11/04

H 8628-5J

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平6-107264

(22)山巓日

平成6年(1994)5月20日

(71)出願人 000005201

富士写真フイルム株式会社 神奈川県南足柄市中沼210番地

(72)発明者 久保 直基

埼玉県朝霞市泉水三丁目11番46号 富士写


真フイルム株式会社内

(74)代理人 介理上 香取 孝雄

(54) 【発明の名称】 時定数自動調整回路

(57)【要約】

【構成】 ばらつき 最検出回路20はRC限発を検出して、その結果に応じた制御電圧Vcを時定数回路のコントロール部10における一方側のトランジスタ102 に供給し、その駆動源である電流源106 および設定電圧Vsが供給されるトランジスタ104 の電流源108 を制御する。これにより、コントロール部10では時定数回路のトランスコンダクタンスgmがgm=gmo(1+AoVs)とするRC限差に依存しないコントロール電圧を出力する。



【特許請求の範囲】

【請求項1】 半導体基板上にICプロセスにより形成された時定数回路の抵抗およびキャパシタの製造誤意による時定数のばらつきを調整する時定数自動調整回路において、

前記時定数回路は、複数の制御電圧をそれぞれ入力して それらを増幅する複数のトランジスタと、これらを駆動 する電流源とを含むコントロール部を有し、

該時定数自動調整回路は、前記時定数回路が形成された 半導体基板上に形成されて、ICプロセスのばらつきによって生じるRC限差を検出する誤差検出手段と、該検出結 果に基づいてRC誤差を補正する制御電圧を前記コントロール部のトランジスタに供給する制御電圧生成手段と、 前記コントロール部の電流源をRC誤差の検出結果に基づいて制御する電流源制御手段とを含むことを特徴とする 時定数自動調整回路。

【請求項2】 請求項1に記載の時定数自動調整回路において、前記誤差検出手段は、RC誤差によるばらつきを含む電流を出力する電流源により形成され、前記電流源制御手段は、ばらつきを有するRC素子および外付けの基準素子を含み、これら素子の比較値に基づいた前記誤差検出手段の電流源からの電流を分流してコントロール部の電流源の電流を制御し、前記制御電圧生成手段は、前記誤差検出手段の電流源からの電流と前記電流源制御手段にて分流した電流との差による電流値に基づいて制御電圧を生成する素子を含むことを特徴とする時定数自動調整回路。

【請求項3】 請求項1または2に記載の時定数自動調整回路において、前記時定数回路のコントロール部は、前記制御電圧生成手段からの制御電圧と外部から設定される設定電圧とを入力として、これらの差電圧を時定数を変化させるコントロール電圧として出力することを特徴とする時定数自動調整回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、抵抗およびキャパシタを含む集積化されたフィルタ回路または遅延回路などの時定数を調整する時定数自動調整回路に係り、例えば、ビデオ機器またはオーディオ機器などのアナログ信号処理回路あるいはカメラのオートフォーカス回路などに適用される時定数自動調整回路に関する。

[0002]

【従来の技術】集積回路(IC)において、抵抗は不純物の 拡散 (拡散抵抗等)により形成され、キャパシタは基板 上に薄い酸化膜が形成されてその上にメタル電極を付ける等の技術により形成される。この際に、不純物の拡散 等のばらつき、または酸化膜の厚さ等のばらつきにより、半導体ウエハごとに抵抗の抵抗値およびキャパシタ の容量にばらつきが生じる。このような抵抗およびキャパシタの製造誤差を ΔR , ΔC とすると、例えば、フィル 50

夕回路および遅延回路などの時定数回路では、抵抗およびキャパシタの製造融差に起因して $\pm [(\Delta R)^{2_+} (\Delta C)^2]^{1/2}$ のRC のRC 配差が生じる。

2

【0003】したがって、例えば、図7に示すようなアクティブフィルタではIC外部からのコントロール電圧Vsによってトランスコンダクタンスgmを変化させて時定数を可変として、カットオフ周波数を調整しているものがあった。この場合、工場出荷時などに外づけの可変抵抗を調整することにより、コントロール電圧Vsを調整して10時定数を所望の値に調整していた。

【0004】しかしながら、上記の場合、ICの製造または出荷段階で外部設定電圧を所望の時定数が得られるように適切な値に変更する調整工程を必要とするため、コストアップにつながるという問題があった。また、ICプロセスにおいてほとんど不可避的に生じるRCのばらつきのために外部設定電圧と時定数との関係が一律でなくなり、このICが使いづらいという問題があった。特に、外部設定電圧により時定数の誤差を修正するのみならず、外部設定電圧により時定数(周波数特性)そのものを所望の値に設定して使用するICにおいて重要な問題となっていた。

【0005】そこで、本願発明の発明者は、上記のよう な製造誤差による時定数の誤差をIC内部にて自動的に調 整して、外部からの調整を省略することができる時定数 自動調整回路を、例えば、特開平4-319810号公報にて提 案した。この時定数自動調整回路は、対象とする時定数 回路と同一基板上に形成されてRC誤差を検出して、その 補正電圧を出力するRC誤差検出回路と、このRC誤差検出 回路からの補正電圧に応動して、時定数回路の時定数を 設定するために外部から与えられる設定電圧を補正する 設定電圧補正回路と、RC誤差検出回路から出力される補 正電圧に基づいて、設定電圧を固定とした場合のRC誤差 による時定数変化分を補正するための第1の制御電圧を 出力する第1の制御回路と、設定電圧補正回路からの補 正された設定電圧および第1の制御回路からの第1の制 御電圧を受けて、時定数回路の時定数がRC誤差に関係な く設定電圧によって定められるように第2の制御電圧を 生成して時定数回路に供給する第2の制御回路を有して いた。

【0006】このような構成において、RC観差検出回路では時定数回路と同一基板上に形成されているので、時定数回路と同様の抵抗およびキャパシクの製造融差を含み、これにより、RC観差を検出して補正電圧を出力する。この補正電圧を受けた設定電圧補正回路では、外部から与えられる設定電圧の変化量に影響するばらつきを補正するために、設定電圧を補正電圧に基づいて補正した補正設定電圧を出力する。一方、第1の制御回路では、設定電圧を固定とした場合に時定数に影響するばらつきを補正電圧に基づいて補正する第1の制御電圧を出力する。これにより第2の制御回路では、補正設定電圧

と第1の制御電圧を受けて、例えば、これらの差電圧を 生成することにより、RC限差成分を除去した費定電圧の 変化のみによって定められる第2の制御電圧を生成して 時定数回路に供給する。この結果、時定数回路では、RC 誤差に関係なく設定電圧のみによって時定数が変化可能 となり工場出荷時などの人手による調整を省略すること ができる。

[0007]

【発明が解決しようとする課題】しかしながら、上述した従来の時定数自動調整回路では、補正設定補正回路などを例えば可変ゲイン増幅回路などの演算増幅器などにて構成すると、ICの回路規模が大きくなり、かつ消費電力が増大するなどの問題があった。また、他の制御回路とともに回路が複雑になり、演算増幅器自体の設定電圧のコントロールにもばらつきが生じて全体の特性に悪影響が生じるなどの問題があった。

【0008】本発明はこのような従来技術の欠点を解消し、回路規模の縮小および消費電力の減少を図り、かつ回路の簡単化および特度を向上させることができる時定数自動調整回路を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明による時定数自動調整回路は上述の課題を解決するために、複数の制御電圧をそれぞれ入力してそれらを増幅する複数のトランジスタと、これらを駆動する電流源とを含むコントロール部を有する時定数回路に、この時定数回路が形成された半導体基板上に形成されて、ICプロセスのばらつきによって生じるRC誤差を検出する誤差検出手段と、この検出結果に基づいてRC誤差を補正する制御電圧をコントロール部のトランジスタに供給する制御電圧生成手段と、コントロール部の電流源をRC誤差の検出結果に基づいて制御する電流源制御手段とを接続したことを特徴とする。

【0010】また、請求項2に係る時定数自動調整回路は、誤競検出手段がRC誤差によるばらつきを含む電流を出力する電流源により形成され、電流源制御手段がばらつきを有するRC素子および外付けの基準素子を含み、これら素子の比較値に基づいた誤発検出手段の電流源からの電流を分流してコントロール部の電流源の電流を制御し、制御電圧生成手段が誤発検出手段の電流源からの電流と電流源制御手段にて分流した電流との差による電流値に基づいて制御電圧を生成する素子を含むことを特徴とする。

【0011】さらに、請求項3に係る時定数自動調整回路は、時定数回路のコントロール部が制御電圧生成手段からの制御電圧と外部から設定される設定電圧とを入力として、これらの差電圧を時定数を変化させるコントロール電圧として出力することを特徴とする。

[0012]

【作用】本発明の時定数自動調整回路によれば、時定数 回路と同じ半導体基板に形成された観葉検出手段によっ てRC誤差を検出し、その検出結果に基づいてばらつきを 補正する制御電圧を制御電圧生成手段にて生成して時定 数回路のコントロール部のトランジスタに供給するとも に、RC誤差の検出結果に基づいて時定数回路のコントロール部の電流源を制御する。これにより、時定数回路の コントロール部では、制御電圧を受けたトランジスタが ばらつき量に応じて制御された電流源によって駆動され ることにより、RC誤差に依存しない時定数回路のコント

[0013]

ロールを有効に行い得る。

【実施例】次に添付図面を参照して本発明による時定数自動調整回路の実施例を詳細に説明する。本実施例による時定数自動調整回路は、基本的には図1に示すように時定数回路のトランスコンダクタンスgmを変化させるgmコントロール部10に、その一方側に、抵抗およびキャパシタの製造誤差によるばらつき、つまりRC限差を検出して制御電圧Vcを供給し、かつgmコントロール部10の電流源106,108 を制御するばらつき 最検出回路20が接続され、他方側に外部からコントロール部10に設定。電圧Vsを20 供給する外部電源30が接続されている。

【0014】詳細には、gmコントロール部10は、図7の アクティブフィルタにおける演算増幅器50の一部分を形 成するコントロール部であり、図1に示すように、2つ のトランジスタ102,104 と、これらトランジスタ102,10 4 を駆動する電流源106,108と、トランジスタ102,104 のエミッタ間に接続された抵抗110 と、トランジスタ10 2,104 のコレクタ側に接続された逆流防止用ダイオード 112,114 とを含み、上述した制御電圧Veおよび設定電圧 Vsをトランジスタ102,104 に入力する差動回路である。 このgmコントロール部10からのコントロール電圧Vsub、 30 つまり、トランジスタ102,104 のコレクタ側の電圧は、 図2に示す演算増幅器50の主要部40、いわゆるギルバー トセルに供給される。このギルバートセル40は、複数の 差動回路の組み合わせにより形成され、トランジスタ40 2,404 による第1の差動回路と、トランジスタ406,408 による第2の差動回路とが並列に接続されて、これらに gmコントロール部10からのコントロール電圧V が供給さ れる。トランジスタ410,412 による第3の差動回路は、 電流源414 を駆動部として第1の差動回路と第2の差動 回路に直列に接続されて、時定数回路への入力信号Vin 40 が供給される。これにより、ギルバートセル40はコント ロール電圧Vsubと入力信号Vin とを乗算して出力する乗 算器を形成している。すなわち、コントロール電圧Vsub によりトランスコンダクタンスgmが変化可能に制御され て、これにより入力信号Vin を増幅する演算増幅器が形 ・成されている。

【0015】一方、ばらつき風検出回路20は、図3に示すように、電流ミラー回路を形成するトランジスタ202,204 をそれぞれ駆動する電流源206,208 と、電流源202 からの電流に基づいて

制御電圧Vcを形成するバイアス抵抗210 および基準電圧 源212 と、トランジスタ202 のエミッタとアース間に接 続された外付けの基準抵抗214 と、トランジスタ204 のエミッタとアース間に接続された抵抗216 とを有している。また、gmコントロール部10の電流源106,108 は、トランジスタ120,122 および抵抗124,126 に置き換えることができ、ばらつき 重検出回路20のトランジスタ202,20 4 のベースとトランジスタ120,124 のベースとが接続されて、これらにより制御されている。さらに、ばらつき 重検出回路20の電流源206,208 は、図 4 に示すようにダーリントン接続されたトランジスタ220,222 および抵抗224 ~228 により形成することができる。この電流源206,208にて、トランジスタ220 のエミック側の抵抗226

gm=gmo[1+ Λ (Vc-Vs)]/ γ

また、コントロール感度 Λ は $g_{\rm II}$ コントロール部10のトランジスタ102,104 間の抵抗110 の抵抗値Rsおよび電流源106,108 からの電流値 $I_{\rm c2}$ に反比例する。したがって、

$$\Lambda \propto 1 / (Rs \cdot I_{C2})$$

一方、ばらつき 最検出回路10にて電流源206,208 の電流 値I_{C1} は、図4の電流源にて電源電圧Vec 、抵抗224 の 抵抗値をR 、その設定値、つまり、ばらつきを含まない

Ic1=Vec/2 +R

=Vec/2 ÷ y ·Ro

ここで、ばらつきを含まない電流値をIco とすると、(3) 式は、次式(4) のように置き換えられる。

$$I_{c1}=I_{c0} / \gamma$$

$$I_{e2}=I_{e1} \times R1/R2$$

ここで抵抗値R1の抵抗216 は外付けの基準抵抗(=Ro) であるので、抵抗218 の抵抗値R2(= γ ・Ro)に対して、 R1/R2=1/ γ となる。したがって、(4) 式および(5)式からI

$$I_{C2}=I_{c1} \times 1/\gamma$$

$$=I_{c0} \times 1/\gamma^{2}$$

さらに、gmコントロール部10にて、トランジスタ102,10 4 間の抵抗110 の抵抗値をRsとすると、これはばらつき

したがって、(2) 式は、(6) 式および(7) 式から次式(8) のように変形される。

$$\Lambda \propto \gamma / (Rso \cdot Ico)$$

この(8) 式より、コントロール感度Aは、ばらつきがない場合の感度をAoとすると、さらに次式(9) にて表され

次いで、上記(9) 式を(1) 式に代入すると、トランスコンダクタンスgmは、次式(10)にて表される。

gm=gmo[$1/\gamma + \Lambda o(Vs-Vc)$]

ところで、ばらつき 最検出回路20の電流源208 からgmコントロール部10のトランジスタ102 に流入する電流i

の抵抗値R4と、トランジスタ222 のベース側の抵抗228 の抵抗値R5とは、等しい値に形成されており、この源流源からの電流は、トランジスタ220 のベース側の抵抗224 の抵抗値に依存するように形成されている。つまり、この電流源206,208 は、抵抗224 を1Cプロセスにて時定数回路と同様のばらつきを有するように形成して、そのばらつきを検出する誤差検出回路を形成している。

【0016】上記のような構成において、時定数回路のトランスコンダクタンスgmは、そのセンタ値をgmo、抵抗などの製造誤差によるばらつきを表すばらつき定数をγ、gmコントロール部10のコントロール感度をΛとすると、次式(1) にて表すことができる。

[0017]

 $\cdots \cdots (1)$

コントロール感度 A は次式(2)となる。

[0018]

 $\cdot \cdot \cdot \cdot (2)$

抵抗値をRoとすると、次式(3)のように表される。

[0019]

. . . . (3)

[0020]

. . . . (4)

c1 および抵抗R1, R2 にて表すと、次式(5) が成立する。

[0021]

. . . . (5)

c2 は次式(6) となる。

[0022]

 $\cdot \cdot \cdot \cdot (6)$

定数γを用いて、次式(7)にて表される。

[0023]

 $\cdots (7)$

40 [0024]

 $\cdot \cdot \cdot \cdot (8)$

る。

[0025]

• • • • (9)

[0026]

• • • • (10)

は、電流(I_{c1} - I_{c2}) にて表されるので、これらをばらつ 50 き定数 γ を用いて表すと、

7

 $i = I_{e1} - I_{e2}$ = $I_{e0}(1/\gamma - 1/\gamma^2)$

となる。

【0027】(11)式から、ばらつき量検出回路20からgm コントロール部10へ供給される制御電圧Vcの値は、抵抗

Vc=i ⋅Rc

=Ico $(1/\gamma - 1/\gamma^2) \times \gamma \cdot \text{Reo}$ =Ico $\cdot \text{Reo} (1 - 1/\gamma)$

ただし、Reo はばらつきを含まない抵抗値である。

【0029】したがって、(10)式および(12)式からトラ 10 【0030】

gin=gino { $1/\gamma + \Lambda o[Vs-Reo\cdot Ieo(1-1/\gamma)]$ }

 $=gino[(1/\gamma + \Lambda_0 \cdot Rco \cdot Ico/\gamma) - \Lambda_0 \cdot Rco \cdot Ico + \Lambda_0 \cdot Vs] \cdot \cdot \cdot (13)$

これにより、(13)式中の括弧内の第1項が零になるようにすれば、ばらつき定数γに関係ないトランスコンダクタンスgmを得る。つまり、Ao·Reo·leo=-1 となるように抵抗210 の抵抗値Reo を設定する。この場合、Ao<0, Reo

gm=gmo(1+Ao·Vs)

以上のように本実施例における時定数自動調整回路は、 時定数回路と同じ基板上に形成された電流源206,208 の 電流値に基づいて制御電圧Vcを生成し、かつ、この制御 電圧Vcを生成する電流源206,208 からの電流値に基づい て、制御電圧Vcが供給されるトランジスタ102,104 の電 流源120,122 を制御するので、設定電圧Vsを補正電圧な どにて補正することなくICプロセスにより抵抗およびキ ャパシタに生じるばらつきを打ち消して、設定電圧Vsの 散定のみでトランスコンダクタンスgmをばらつきのない 所望の値に設定することができる。詳しくは、時定数回 路の時定数、例えば、図1に示すアクティブフィルタの カットオフ周波数f-3db は、図5に示すようにセンタ値 Xの曲線から抵抗およびキャパシタのばらつきにより曲 線YまたはZにずれてくる。したがって、制御電圧Vcを 適正な値に補正することによりシフト量を補正して、曲 線料またはス1に移動させる。この場合、曲線が正方向に ばらついた際には、カットオフ周波数が小さくなるの で、制御電圧Vcの値を下げることにより、曲線Y1の位置 に移動させ、曲線が負方向にばらついた際には、カット オフ周波数が大きくなるので、制御電圧Veの値を上げる ことにより、曲線21の位置に移動させることができる。 ・この状態では、シフト量のみの補正であり、ばらつきに よる曲線の傾きが補正されていない。従来は設定電圧Vs を観差検出の結果に基づいて補正することにより、傾き を補正していた。しかしながら、図1の点線にて示すよ うに可変ゲイン増幅器などが必要となっていた。本実施 例では、曲線の傾きをコントロール部10の電流源106,10 8 を制御することにより、補正している。正方向にばら ついた場合、傾きが小さくなるので、つまりコントロー ル感度が小さくなるので、電流Ic2 を小さくすることで 傾きを補正し、負方向にばらついた場合、傾きが大きく なるので、つまり、コントロール感度が大きくなるの で、電流1c2 を大きくすることで傾きを補正している。

 \cdots (11)

 $\cdot \cdot \cdot \cdot (12)$

210 の抵抗値をRcとすると次式(12)のようになる。

8

[0028]

ンスコンダクタンスgmは、次式(13)のように表される。 【0030】

o・lco+Ao・Vs] ・・・(13) >0, Ico>0とする。この結果のトランスコンダクタスgm

[0031]

は、次式(14)となる。

. . . . (14)

【0032】なお、上記実施例では、コントロール感度 Aoが負になる場合について説明したが、図6に示すよう に、電流1c1,1c2 を電流ミラー回路によって上下逆方向 から流れるように構成することにより、コントロール感度Aoを正となるようにしてもよい。この場合、電流 i は、

 $i = I_{c2} - I_{c1}$

=Ico(1/ γ^2 -1/ γ)

となる。したがって、制御電圧Veは、

Vc=Rc·i

= $\gamma \cdot \text{RcoIco} \times (1/\gamma^2 - 1/\gamma)$

= $1 \operatorname{co} \cdot \operatorname{Reo} (1/\gamma - 1)$

30 となる。これにより、トランスコンダクタンスgmは、 gm=gmo{ 1/γ+Λο[Vs-Reo·Teo(1/γ-1)]}

=gmo[(1/γ-Λο·Reo·Ico/γ)-Λο·Reo·Ico+Λο·Vs] この結果、Λο·Reo·Ico=(となるようにReo を設定すれば、

gm=gmo(1+Ao·Vs)

となる。ただし、Ao>Oである。以上のようにコントロール特性が正特性のものが得られる。

【0033】また、上記実施例ではすべてのトランジスタがPNP トランジスタの場合の例を上げて説明したが、 40 NPN トランジスタにて構成してもよい。

[0034]

【発明の効果】このように本発明によれば、、時定数回路が形成された基板上にてRC限差を検出して、その検出結果に基づいて制御電圧を生成するとともに、この制御電圧が供給される時定数回路のコントロール部におけるトランジスクの電流源を制御するので、プロセスばらつきによる時定数のばらつきを有効に補正することができる効果がある。この場合、工場出荷時などに調整することを必要とせず、その調整コストを削減できる効果がある。また、外部からの設定電圧にて時定数を設定する場

合に、RC限差に依存しない設定電圧と時定数の一定した 対応ができる使い易いシステムを提供することができる 効果がある。さらに、時定数回路が形成された半導体基 板への小規模な回路の追加のみにて時定数の自動調整を 実行することができ、小型化および低消費電力化を図る ことができる効果がある。また、追加する回路が単純 で、かつ精度のよい補正を可能としている。

【図面の簡単な説明】

【図1】本発明による時定数自動調整回路の一実施例の 構成を示すプロック図である。

【図2】本実施例による時定数回路の主要部の構成を示す回路図である。

【図3】本実施例によるばらつき量検出回路を含む時定数自動調整回路の構成を示す回路図である。

【図5】本実施例におけるばらつき量の調整を説明する

ための図である。

【図 6 】本発明による時定数自動調整回路の他の実施例 における要部の構成を示す回路図である。

【図7】時定数回路の一例を示す回路図である。

【符号の説明】

10 gmコントロール部

20 ばらつき最検出回路

30 設定電圧源

102,104 トランジスタ

10 106,108 電流源

110 抵抗 (コントロール感度)


202,204 トランジスタ (電流源制御)

206, 208 電流源 (RC誤差検出)


210 抵抗(制御電圧生成)

216 基準抵抗

216 抵抗(比較)



【図3】



【図4】

